나노스택 기술의 새로운 점은 무엇인가요?

나노스택 기술은 각 층마다 독립적인 연결과 함께 나노 시트의 수직 적층을 통해 트랜지스터 구조를 재구성하며, 칩의 트랜지스터 밀도를 두 배로 증가시키고 성능과 전력 효율성을 향상시킵니다.

이 기술이 상용화되었나요?

IBM은 이 기술이 약 5년 내에 산업에 진입할 가능성을 언급하고 있지만, 이는 열 관리 및 적층의 정확성 등 제조상의 과제를 해결하는 데 달려 있습니다.

0.7 나노미터 표준의 실험용 칩은 2 나노미터 대비 두 배의 밀도와 성능, 전력 소비 개선을 제공합니다.